解決開關電路振鈴現象：緩沖器設計-KIA MOS管

在高頻開關變換器中，處理開關噪聲是設計人員共同面臨的挑戰。特別是高邊場效應晶體管導通時，低側MOS管的體二極管需要瞬間關閉。在關閉過程中，體二極管會產生一個峰值反向恢復電流，然后突然關斷。

因為有一個小但有限的寄生電感的電路，該電路將循環通過反向恢復電流，直到它消失。這將導致電壓超調和SW節點產生振鈴，這是非常不希望的。如果超調足夠嚴重，低側場效應晶體管可能再次打開或進入雪崩擊穿。

另一方面，振鈴可能對地產生負尖峰，而這些尖峰可能耦合到負載中的敏感電子元件上，從而導致故障。一個明顯的解決方案是使用一個集成肖特基二極管的低側場效應晶體管，如AOS SR-FET?。肖特基電路的反向恢復電流要小得多，這就減少了電路開始時的循環能量。

在系統設計過程中，降低開關噪聲的最佳方法是減小寄生電感。寄生電感的來源是輸入電容和開關器件之間的長軌跡。此外，驅動器件封裝內的連接線也會產生不良的電感。

應遵循良好的布局實踐，例如將旁路電容放置在非常接近開關器件引線的位置，盡量減少初級電流回路的面積。當開關噪聲是一個主要問題時，應該使用具有低源電感的封裝，如Ultra SO-8?。

然而，寄生電感在實際電路中不能完全消除。在大型復雜系統(如計算機主板)中實現理想的布局可能并不容易。在這些情況下，振鈴問題的實際解決方案是通過SW節點到地的一個緩沖。在這里，我們將考慮簡單的RC緩沖器，并描述如何設計一個最佳性能。

電路寄生效應

上面的原理圖是同步降壓轉換器的簡化圖。所有寄生電感都集中在一起，顯示為Lckt。如上所述，它們包括走線電感和封裝電感。與Lck成環的寄生電容主要來自處于關斷狀態的低端場效應晶體管的輸出電容Coss。

我們的目標是計算Rsnub和Csnub的值以及緩沖電阻的額定功率。將通過一個實例說明這種方法。波形是在主板上的輔助同步降壓轉換器中獲得的，該轉換器為DDR存儲器供電。輸入為5V，輸出1.8V/5A。場效應晶體管是D-Pak中的AOD484。

下圖顯示了電路中沒有任何緩沖器的嚴重振鈴現象。峰值過沖是輸入電壓的三倍。

緩沖電阻計算

從經典電路理論可知，緩沖電阻的最佳值必須等于電路的特性阻抗。在這種情況下，電容值可以從場效應晶體管數據表中得知，但電感分布在整個印刷電路板上，很難預測。確定Lckt的一個實用方法是詳細查看振鈴波形并測量其頻率。上方的波形顯示了118 MHz或8.5 nS周期的振鈴頻率。

則有：

AOD484數據表給出Vds = 15V時的Coss值為142 pF。然而，Coss是Vds的函數，在低電源電壓下可能顯著更高。從特性曲線可以看出，在我們的5V電源下，它接近220 pF。

使用該值，Lckt計算為8.3 nH，自由振蕩電路的特性阻抗為SQRT (Lckt /Coss) ? 6歐姆。這是衰減振蕩所需電阻的有效值。假設電路中已經存在一些電阻，我們可以選擇5歐姆作為緩沖電阻。（SQRT是開根號的意思）

緩沖電容計算

緩沖電容值是一個權衡。較大的電容器將提供過阻尼并減少振蕩次數。但是電容器還存儲CV*CV/2的能量，并在每個周期消耗它，這對效率有影響。一個有用的參數是Rsnub x Csnub時間常數，表示為振鈴周期字符串的倍數。標準做法是使用3或更高的倍數。

在我們的例子中，Csnub的最小值是4.7 nF。在主板中，選擇10 nF的值來提供額外的阻尼。由于輸入僅為5V，這不會導致緩沖器過度損耗。下圖顯示了較低值緩沖器(2 nF + 1歐姆)的效果。將它與右側的緩沖器進行比較，優化后的緩沖器為10納法+ 5歐姆。

最后，緩沖電阻的大小應能耗散存儲在電容中的能量。

請記住，Fsw是轉換器的開關頻率，而不是振鈴頻率。在我們的例子中，開關頻率為300Hz，功率損耗為37mW，不到輸出功率的0.5%。

結論

值得重復的是，電路中的寄生電感分布在整個印刷電路板上，包括封裝電感。雖然緩沖器元件是假設它們的有效值來計算的，但是沒有辦法將它們物理地放入電路中以提供理想的阻尼。減少過沖和振鈴的最佳方法是通過良好的布局實踐將電路中不良電感降至最低。選擇合適的低電感封裝低端場效應晶體管和/或集成肖特基體二極管將帶來額外的好處。

聯系方式：鄒先生

聯系電話：0755-83888366-8022

手機：18123972950

QQ：2880195519

聯系地址：深圳市福田區金田路3037號金中環國際商務大廈2109

請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號

請“關注”官方微信公眾號:提供  MOS管  技術幫助

免責聲明：本網站部分文章或圖片來源其它出處，如有侵權，請聯系刪除。