【經驗分享】模擬設計中堆疊MOSFET-KIA MOS管
信息來源：本站 日期：2023-02-23
在28nm以下，由于最大器件長度限制，模擬設計人員經常要對多個短長度的MOSFET串聯來創建長溝道的器件。這些串聯連接的器件通常被稱為堆疊MOSFET或堆疊器件。
例如，將三個1μm的MOSFET串聯堆疊，可創建一個溝道長度為3μm的有效器件（圖1）。
圖1：將三個MOSFET串聯堆疊，可提供3μm的溝道長度。
堆疊MOSFET在現代模擬設計中非常常見，但并不是沒有問題。其主要問題是電容增加以及面積更大。電容增加很大程度上是由于器件周圍的互連增加。
總柵極面積和總柵極電容與非堆疊等效電路相似，但在互連線上有額外的寄生電容。與單個長溝道器件相比，堆疊器件的物理分離增加了總設計面積。
當在電路中使用堆疊MOSFET時，版圖質量變得比平常更重要。不良的版圖設計會顯著增加寄生電容和設計面積，并可能使電路無法滿足期望的性能特性。
版圖設計工程師必須非常小心地設計這些器件的版圖。大多數從事于這些較小工藝節點的設計人員都經歷過版圖前仿真和版圖后仿真非常不同的情況。通常，這歸因于堆疊器件上所存在的互連寄生效應。
下面來看看幾種實現堆疊MOSFET高質量版圖的方法。圖2中的子電路顯示了將四個NMOS MOSFET堆疊在一起而創建一個長溝道器件。
圖2：將四個MOSFET堆疊，可創建一個長溝道電路。
在這個電路中可以看到，所有的柵極引腳都是相互連接的（所有四個整體連接也是如此），也可以看到，所有的MOSFET都是通過將一個器件的漏極與下一個器件的源極串聯起來而連接在一起。
在這種情況下，由于每個器件都是簡單的單指MOSFET，因此可以使用簡單的擴散分配版圖模式來設計這種結構的版圖。
圖3：將左邊的簡單堆疊情況與右邊的等效長溝道器件進行比較。
簡單堆疊情況的版圖如圖3左邊所示，可以看到它幾乎沒有額外的互連，因為等效的長溝道器件（右邊）也需要一個多晶硅觸點。在這種情況下，面積不利顯著，但這是不可避免的，并且由多晶硅最小間距規則所決定。
這種方法的另一個問題是，非常長的有效器件可能導致非常長的擴散分配鏈路。然而，可以將長鏈折疊成多行，如圖4所示。但是，其代價是這增加了額外的互連，并進一步增加了堆疊器件的電容。
圖4：可以將長鏈折疊成多行。
聯系方式：鄒先生
聯系電話：0755-83888366-8022
手機：18123972950
QQ：2880195519
聯系地址：深圳市福田區金田路3037號金中環國際商務大廈2109
請搜微信公眾號:“KIA半導體”或掃一掃下圖“關注”官方微信公眾號
請“關注”官方微信公眾號:提供 MOS管 技術幫助
免責聲明：本網站部分文章或圖片來源其它出處，如有侵權，請聯系刪除。
