電路去耦合詳解，電路去耦設計-KIA MOS管

電路去耦合方法

1. 去耦電容法

去耦電容法是常用的電路去耦合方法。它主要是通過添加去耦電容，將交流信號分離開來，從而達到抑制噪聲和干擾的效果。去耦電容一般安裝在信號源和放大器之間，在信號源輸入端和輸出端分別添加一個電容，可以有效抑制信號源與放大器之間的干擾。

去耦電容的選擇應注意以下幾點：

（1）電容的容值應根據信號頻率選擇，一般建議選擇10 Hz以下信號的容值；

（2）電容的電壓值應比最大信號電壓高10%以上，以確保電容工作安全；

（3）電容的穩定性應好，阻抗盡量小，以減少信號損耗。

2. 去耦電阻法

去耦電阻法是另一種常用的電路去耦合方法。它主要是通過添加去耦電阻，降低信號源的內阻和輸出阻抗，從而減少信號的干擾。去耦電阻一般安裝在信號源和放大器之間，在信號源輸出端和放大器輸入端分別添加一個電阻。

去耦電阻的選擇應注意以下幾點：

（1）電阻的阻值應根據信號源的內阻和輸出阻抗來選擇；

（2）電阻的功率應根據最大輸出功率來選擇；

（3）電阻的精度應較高，以減少信號損失。

電路去耦合流程

電路去耦合的流程主要包括以下幾個步驟：

1. 選取合適的去耦電容或去耦電阻；

2. 確定去耦電容或電阻的安裝位置；

3. 計算電容或電阻的參數值并進行安裝；

4. 測試電路的信號輸出質量和穩定性；

5. 如有需要，可根據測試結果進行調整和優化。

電路去耦設計分享

適當的局部去耦在PCB上是必不可少的

典型的4層PCB通常設計為接地層、電源層、頂部信號層和底部信號層。表面貼裝IC的接地引腳通過引腳上的過孔直接連接到接地層，從而最大限度地減少接地連接中的無用阻抗。

電源軌通常位于電源層，并且路由到IC的各種電源引腳。顯示電源和接地連接的簡單IC模型如圖所示。

電路去耦

圖. 顯示走線阻抗和局部去耦電容的IC模型

IC內產生的電流表示為IT。流過走線阻抗Z的電流產生電源電壓VS的變化。如上所述，根據IC的PSR，這會產生各種類型的性能降低。

通過使用盡可能短的連接，將適當類型的局部去耦電容直接連接到電源引腳和接地層之間，可以最大限度地降低對功率噪聲和紋波的靈敏度。去耦電容用作瞬態電流的電荷庫，并將其直接分流到地，從而在IC上保持恒定的電源電壓。雖然回路電流路徑通過接地層，但由于接地層阻抗較低，回路電流一般不會產生明顯的誤差電壓。

圖2顯示了高頻去耦電容必須盡可能靠近芯片的情況。否則，連接走線的電感將對去耦的有效性產生不利影響。

電路去耦

圖. 高頻去耦電容的正確和錯誤放置

圖左側，電源引腳和接地連接都可能短，所以是最有效的配置。然而在圖右側中，PCB走線內的額外電感和電阻將造成去耦方案的有效性降低，且增加封閉環路可能造成干擾問題。

選擇正確類型的去耦電容

低頻噪聲去耦通常需要用電解電容（典型值為1μF至100μF），以此作為低頻瞬態電流的電荷庫。將低電感表面貼裝陶瓷電容（典型值為0.01μF至0.1μF）直接連接到IC電源引腳，可最大程度地抑制高頻電源噪聲。所有去耦電容必須直接連接到低電感接地層才有效。此連接需要短走線或過孔，以便將額外串聯電感降至最低。

大多數IC數據手冊在應用部分說明了推薦的電源去耦電路，用戶應始終遵循這些建議，以確保器件正常工作。

鐵氧體磁珠（以鎳、鋅、錳的氧化物或其他化合物制造的絕緣陶瓷）也可用于在電源濾波器中去耦。鐵氧體在低頻下（<100kHz）為感性—因此對低通LC去耦濾波器有用。100kHz以上，鐵氧體成阻性（低Q）。鐵氧體阻抗與材料、工作頻率范圍、直流偏置電流、匝數、尺寸、形狀和溫度成函數關系。

鐵氧體磁珠并非始終必要，但可以增強高頻噪聲隔離和去耦，通常較為有利。這里可能需要驗證磁珠永遠不會飽和，特別是在運算放大器驅動高輸出電流時。當鐵氧體飽和時，它就會變為非線性，失去濾波特性。

請注意，某些鐵氧體甚至可能在完全飽和前就是非線性。因此，如果需要功率級，以低失真輸出工作，當原型在此飽和區域附近工作時，應檢查其中的鐵氧體。典型鐵氧體磁珠阻抗如圖所示。

電路去耦