動態功耗分析，降低動態功耗的方法-KIA MOS管

功耗

功耗 = 靜態功耗 + 動態功耗

= 靜態功耗 + 轉換功耗 + 短路功耗

動態功耗,降低動態功耗

功耗源

功耗的本質是能量耗散。由能量守恒定律可知，能量只能從一種形式轉成另一種形式，能量的總量不變。芯片耗散的電能主要轉化成熱能。如果一顆芯片的功耗過大，容易導致工作時溫度過高，造成功能失效，甚至晶體管失效。因此，減小芯片功耗是很重要的一個任務。靜態功耗以及動態功耗是兩個主要的功耗源。

動態功耗

P_dynamic=k*C*V*V*f+m*V*I_sc，和電壓、負載電容、工作時鐘頻率、信號翻轉率、短路電流有關；

電壓角度：

（1）降低工作電壓；

（2）多電壓域；

（3）動態電壓縮放DVS技術（處理器在不同工作模式下使用不同電壓）；

（4）電源關斷技術，power-gating；

負載電容角度：與工藝有關

（1）按比例縮小集成度，降低器件電容；

（2）多芯片系統中，可以考慮多芯片封裝，減低接口間電容；

（3）合理的布局布線；

工作時鐘頻率角度：

（1）降低工作頻率；

（2）多時鐘域；

（3）門控時鐘，clockgating；

數據翻轉率角度：

（1）使用格雷碼等狀態翻轉比較少的編碼；

（2）數據不操作說，保持上次的值，而不是強制置0或者置1；

（3）使用使能信號、片選信號，減少不必要的切換；

1.動態功耗

動態功耗來源于：

（1）當門翻轉時，負載電容充電和放電，稱為翻轉功耗

（2）pmos和nmos管的串并聯結構都導通時的有短路電流，稱為短路功耗。

1.1翻轉功耗翻轉功耗可以用如下公式表示：

動態功耗,降低動態功耗

α稱為活動因子，是電路節點從0跳變至1的概率。時鐘的活動因子為1，因為它在每個周期都有上升和下降。大多數數據的活動因子為0.5，每周期只跳變一次。

C稱為負載電容。

有以下辦法可以降低翻轉功耗：

（1）使用門控時鐘降低活動因子是降低功耗的非常有效的辦法，如果一個電路的時鐘完全關斷，那么它的活動因子和動態功耗將降為0。Verilog在設計寄存器時采用下面寫法可以綜合成一個帶門控的寄存器。

動態功耗,降低動態功耗

（2）減小毛刺毛刺會增大活動因子，有可能使門的活動因子增加到1以上。

（3）減小負載電容電容來自于電路中的連線以及晶體管。縮短連線長度，良好的平面規劃和布局可以使連線電容減小。選擇較小的邏輯級數以及較小的晶體管可以減小器件的翻轉電容。

（4）電壓域動態功耗與電壓有平方的關系，降低電源電壓可以顯著降低功耗。將芯片劃分成多個電壓域，每個電壓域可以根據特定電路的需要進行優化。例如，對于存儲器采用高電源電壓來保證存儲單元的穩定性，對于處理器采用中等大小的電壓，對運行速度較低的IO外圍電路采用低電壓。解決跨電壓域信號傳輸的方法是使用電平轉換器。

（5）動態電壓調整DVSCPU處理不同的任務有不同的性能要求。對于低性能要求的任務，可以使時鐘頻率降低到足以按預定時間完成任務的最低值，然后使電壓降低到該頻率下工作所需要的最小值就可以節省大量的能耗。

動態功耗,降低動態功耗